19日本国特許庁(JP)

⑩特許出願公開

® 公 開 特 許 公 報 (A) 平4-134271

@Int.CL.5

識別記号

庁内整理番号

❸公開 平成 4 年(1992) 5 月 8 日

G 01 R 19/165 3/087 H 02 H H 03 K 17/08

9016-2G 9061-5G 9184-5J L

C

審査請求 未請求 請求項の数 2 (全4頁)

会発明の名称 出力回路

> ②特 願 平2-257747

@21H; 願 平2(1990)9月27日

⑫発 明 者 公 則 東京都港区芝5丁目7番1号 日本電気株式会社内

创出 頣 日本電気株式会社 人 東京都港区芝5丁目7番1号

個代 理 弁理士 桑井 清~

明細書

1. 発明の名称 出力回路

2. 特許請求の範囲

(1) ドライバ回路と、

第1電圧源に接続されドライバ回路により制御 される出力トランジスタと、

出力トランジスタと第2電圧源との間に接続さ れた負荷と、

出力トランジスタと負荷との間に設けられた出 力端子を流れる過電流を検出するために出力端子 の電圧を参照電圧と比較するコンパレータとを有 する出力回路において、

第1電圧源と第2電圧源との間に比較用トラン ジスタと定電流回路とを直列接続して、 比較用ト ランジスタと定電流回路との間に上記参照電圧を 発生させるとともに、比較用トランジスタの特性 は出力トランジスタの特性と同等にし、比較用ト ランジスタのトランジスタサイズは出力トランジ

スタのトランジスタサイズと異ならせ、比較用ト ランジスタを出力トランジスタと同期させて制御 するようにしたことを特徴とする出力回路。

(2) 上記比較用トランジスタを上記ドライバ回 路で制御することを特徴とする特許請求の範囲第 1項記載の出力回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置等に含まれる出力回路に関 し、特に出力端子に流れる電流を検出する過電流 検出回路に関する。

[従来の技術]

従来、この種の出力回路は、第3回に示すよう に、ドライバー回路1で制御されるMOSトラン ジスタ3を含んでおり、さらに、出力端子300 を振れる電流を検出するために、出力端子300 の電位 V0を定電圧回路 7 で発生したリファレンス 電圧Vrとコンパレーター5で比較していた。例え



ば、MOSトランジスタ3のオン抵抗をRONとし、出力端子300に流れる電流をIOとすればV0=RON・IOであり、コンパレーター5の電流検出信号はVr=V0=RON・LOになると反転する。従ってこの回路の電流検出値はIO=Vr/RONで表され、IO>Vr/RONのとき過電流と判断される。

[発明が解決しようとする課題]

くなるという問題点があった。

[課題を解決するための手段]

本発明の要旨は、ドライバ回路と、第1電圧源に接続されドライバ回路により制御される出力トランジスタと、出力トランジスタと第2電圧源との間に接続された負荷と、出力トランジスタと負荷との間に設けられた出力端子を流れる過電圧と比較けるカンパレータとを有する出力回路において、

第1電圧源と第2電圧源との間に比較用トランジスタと定電流回路とを直列接続して、比較用トランジスタと定電流回路との間に上記参照圧圧発生させるとともに、比較用トランジスタの特性と同等にし、比較用トランジスタサイズは出力トランジスタサイズは出力トランジスタサイズと異ならせ、比較用トランジスタを出力トランジスタと同期させて制御するようにしたことである。

[発明の作用]

出力トランジスタと比較用トランジスタは同期 してオン状態とオフ状態との間で切り換えられる。 出力トランジスタと比較用トランジスタは異なる ものの、トランジスタの特性は同一なので、切り 換えの過渡期における出力端子に発生するを圧変 化は参照電圧の電圧変化と類似している。 したがって、コンバレータは出力端子の過電流を出力トランジスタの過渡期における電圧変動にかかわら ず判断することができる。

[実施例]

次に本発明の実施例について図面を参照して説明する。

第1図は本発明の第1実施例の等価回路図である。1はドライバー回路、3は出力トランジスタ、2は出力トランジスタ3と同等の特性でトランジスタ、4は定 スタサイズの異なる比較用トランジスタ、4は定 電流回路、5はコンパレータ、6は負荷、100 は出力地子である。これはハイサイドスイッチの 第2図は本発明の第2実施例を示す等価回路図である。この実施例では出力形式がローサイドスイッチになっているが、構成及び動作は第1実施例と同様なので対応する構成に同一の符号のみ付して説明を省略する。

[発明の効果]

特開平4-134271(3)

以上説明したように本発明は、出力トランジスタと、出力トランジスタを同等の特性を有しトランジスタサイズの異なる第2のトランジスタを備え、出力トランジスタの出力電極は出力端子として負荷を接続し、ゲートは同一のドライバー回路でドライブし、それぞれの出力電極のなけることにより、出力のオフ→オンまたはオン→オフ過渡期の禁止が不要になり、過電流検出応答を違くすることができるという効果がある。

従来回路であれば過電流検出応答速度は数10~数 100μ Sの遅れがでるが、本発明によれば遅れ時間はほぼコンパレータの応答速度となり数 μ S以下にできる。


4. 図面の簡単な説明

第1図は本発明の第1実施例を示す等価回路図、 第2図は本発明の第2実施例を示す等価回路図、 第3図は従来例の等価回路図である。


7 · · · · · · · · · · · 定電圧回路、 100 · · · · · · · · · 出力端子。

特許出願人 日本電気株式会社


代理人 弁理士 桑井 清一



第 1 図 第 1 実施例の回答図



第 2 図 第2 実施例の回路図





(11)Publication number:

04-134271

(43) Date of publication of application: 08.05.1992

(51)Int.CI.

G01R 19/165 H02H 3/087 H03K 17/08

(21)Application number: 02-257747

(71)Applicant: NEC CORP

(22)Date of filing:

27.09.1990


(72)Inventor: KANAMORI KIMINORI

(54) OUTPUT CIRCUIT

(57)Abstract:

PURPOSE: To quicken the response in over-current sensing, by generating a reference voltage between a transistor for comparison and a constant current circuit.

CONSTITUTION: The over-current sensing value of the current 10 flowing in an output terminal 100 can be represented by I/O=IS.n when VS=VO, where (n) derives from the ratio n:1 of the transistor 3 size to the transistor 2 size, and IS represents the current value flowing in a constant current circuit 4. Therein the output transistor 3 and the transistor 2 for comparison have the same characteristic in the transient where the output transistor 3 transfers from off to on, or vice versa, and also are driven by the same driver circuit 1, so that the voltage at the transient varies in the same manner, wherein there is no fear of mis-judging likely according to the conventional system. Therefore, it is no more necessary to prohibit a current sensing signal 101 in the transient from off to on, or vice versa. Accordingly



a comparator can judge the overcurrent at the output terminal irrespective of voltage variation in the transient of the output transistor.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appear against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office